Slave_002
2
65535
YY
1346457155
554513
19
0
352
56
352
136
Outputs
4096
36
0
5640
5641
5642
5643
5644
5645
5646
Inputs
5632
0
0
6911
6656
6657
6658
6659
6660
6661
6662
6663
6671
#x1aff
Inputs
#xf100
1
32
Hardware Interrupt Counter
When Auto-Acknowledge is enabled it indicates the number of process alarms. Otherwise it shows only that an alarm has occurred. Write on object 0x5000:6 to reset the counter or to acknowledge the alarm respectively.
UDINT
#xf100
2
32
Diagnostic Interrupt Counter
When Auto-Acknowledge is enabled it indicates the number of diagnostic alarms. Otherwise it shows only that an alarm has occurred. Write on object 0x5002:6 to reset the counter or to acknowledge the alarm respectively.
UDINT
#x1a00
Module 1 (PASIO 087601).Inputs
#x6000
1
1
DI 0
BOOL
#x6000
2
1
DI 1
BOOL
#x6000
3
1
DI 2
BOOL
#x6000
4
1
DI 3
BOOL
#x6000
5
1
DI 4
BOOL
#x6000
6
1
DI 5
BOOL
#x6000
7
1
DI 6
BOOL
#x6000
8
1
DI 7
BOOL
#x1a01
Module 2 (PASIO 087601).Inputs
#x6001
1
1
DI 0
BOOL
#x6001
2
1
DI 1
BOOL
#x6001
3
1
DI 2
BOOL
#x6001
4
1
DI 3
BOOL
#x6001
5
1
DI 4
BOOL
#x6001
6
1
DI 5
BOOL
#x6001
7
1
DI 6
BOOL
#x6001
8
1
DI 7
BOOL
#x1a02
Module 3 (PASIO 087601).Inputs
#x6002
1
1
DI 0
BOOL
#x6002
2
1
DI 1
BOOL
#x6002
3
1
DI 2
BOOL
#x6002
4
1
DI 3
BOOL
#x6002
5
1
DI 4
BOOL
#x6002
6
1
DI 5
BOOL
#x6002
7
1
DI 6
BOOL
#x6002
8
1
DI 7
BOOL
#x1a03
Module 4 (PASIO 087601).Inputs
#x6003
1
1
DI 0
BOOL
#x6003
2
1
DI 1
BOOL
#x6003
3
1
DI 2
BOOL
#x6003
4
1
DI 3
BOOL
#x6003
5
1
DI 4
BOOL
#x6003
6
1
DI 5
BOOL
#x6003
7
1
DI 6
BOOL
#x6003
8
1
DI 7
BOOL
#x1a04
Module 5 (PASIO 087601).Inputs
#x6004
1
1
DI 0
BOOL
#x6004
2
1
DI 1
BOOL
#x6004
3
1
DI 2
BOOL
#x6004
4
1
DI 3
BOOL
#x6004
5
1
DI 4
BOOL
#x6004
6
1
DI 5
BOOL
#x6004
7
1
DI 6
BOOL
#x6004
8
1
DI 7
BOOL
#x1a05
Module 6 (PASIO 087601).Inputs
#x6005
1
1
DI 0
BOOL
#x6005
2
1
DI 1
BOOL
#x6005
3
1
DI 2
BOOL
#x6005
4
1
DI 3
BOOL
#x6005
5
1
DI 4
BOOL
#x6005
6
1
DI 5
BOOL
#x6005
7
1
DI 6
BOOL
#x6005
8
1
DI 7
BOOL
#x1a06
Module 7 (PASIO 087601).Inputs
#x6006
1
1
DI 0
BOOL
#x6006
2
1
DI 1
BOOL
#x6006
3
1
DI 2
BOOL
#x6006
4
1
DI 3
BOOL
#x6006
5
1
DI 4
BOOL
#x6006
6
1
DI 5
BOOL
#x6006
7
1
DI 6
BOOL
#x6006
8
1
DI 7
BOOL
#x1a07
Module 8 (PASIO 087601).Inputs
#x6007
1
1
DI 0
BOOL
#x6007
2
1
DI 1
BOOL
#x6007
3
1
DI 2
BOOL
#x6007
4
1
DI 3
BOOL
#x6007
5
1
DI 4
BOOL
#x6007
6
1
DI 5
BOOL
#x6007
7
1
DI 6
BOOL
#x6007
8
1
DI 7
BOOL
#x1a0f
Module 16 (PASIO 087601).Inputs
#x600f
1
1
DI 0
BOOL
#x600f
2
1
DI 1
BOOL
#x600f
3
1
DI 2
BOOL
#x600f
4
1
DI 3
BOOL
#x600f
5
1
DI 4
BOOL
#x600f
6
1
DI 5
BOOL
#x600f
7
1
DI 6
BOOL
#x600f
8
1
DI 7
BOOL
#x1608
Module 9 (PASIO 087604).Outputs
#x7008
1
1
DO 0
BOOL
#x7008
2
1
DO 1
BOOL
#x7008
3
1
DO 2
BOOL
#x7008
4
1
DO 3
BOOL
#x7008
5
1
DO 4
BOOL
#x7008
6
1
DO 5
BOOL
#x7008
7
1
DO 6
BOOL
#x7008
8
1
DO 7
BOOL
#x1609
Module 10 (PASIO 087604).Outputs
#x7009
1
1
DO 0
BOOL
#x7009
2
1
DO 1
BOOL
#x7009
3
1
DO 2
BOOL
#x7009
4
1
DO 3
BOOL
#x7009
5
1
DO 4
BOOL
#x7009
6
1
DO 5
BOOL
#x7009
7
1
DO 6
BOOL
#x7009
8
1
DO 7
BOOL
#x160a
Module 11 (PASIO 087604).Outputs
#x700a
1
1
DO 0
BOOL
#x700a
2
1
DO 1
BOOL
#x700a
3
1
DO 2
BOOL
#x700a
4
1
DO 3
BOOL
#x700a
5
1
DO 4
BOOL
#x700a
6
1
DO 5
BOOL
#x700a
7
1
DO 6
BOOL
#x700a
8
1
DO 7
BOOL
#x160b
Module 12 (PASIO 087604).Outputs
#x700b
1
1
DO 0
BOOL
#x700b
2
1
DO 1
BOOL
#x700b
3
1
DO 2
BOOL
#x700b
4
1
DO 3
BOOL
#x700b
5
1
DO 4
BOOL
#x700b
6
1
DO 5
BOOL
#x700b
7
1
DO 6
BOOL
#x700b
8
1
DO 7
BOOL
#x160c
Module 13 (PASIO 087604).Outputs
#x700c
1
1
DO 0
BOOL
#x700c
2
1
DO 1
BOOL
#x700c
3
1
DO 2
BOOL
#x700c
4
1
DO 3
BOOL
#x700c
5
1
DO 4
BOOL
#x700c
6
1
DO 5
BOOL
#x700c
7
1
DO 6
BOOL
#x700c
8
1
DO 7
BOOL
#x160d
Module 14 (PASIO 087604).Outputs
#x700d
1
1
DO 0
BOOL
#x700d
2
1
DO 1
BOOL
#x700d
3
1
DO 2
BOOL
#x700d
4
1
DO 3
BOOL
#x700d
5
1
DO 4
BOOL
#x700d
6
1
DO 5
BOOL
#x700d
7
1
DO 6
BOOL
#x700d
8
1
DO 7
BOOL
#x160e
Module 15 (PASIO 087604).Outputs
#x700e
1
1
DO 0
BOOL
#x700e
2
1
DO 1
BOOL
#x700e
3
1
DO 2
BOOL
#x700e
4
1
DO 3
BOOL
#x700e
5
1
DO 4
BOOL
#x700e
6
1
DO 5
BOOL
#x700e
7
1
DO 6
BOOL
#x700e
8
1
DO 7
BOOL
7168
512
7680
512
0
4608
532
5376
532
CoE
FoE
PI
BI
SI
OI
set device state to INIT
cycle
2
65535
288
1100
3
5000
PI
SI
OI
check device state for INIT
cycle
1
65535
304
0000
3
0100
0f00
5000
BI
check device state for INIT
cycle
1
65535
304
0000
3
0100
0f00
10000
IP
IB
set device state to INIT
cycle
2
65535
288
1100
1
3
3000
IP
IB
check device state for INIT
cycle
1
65535
304
0000
1
3
0100
0f00
3000
IP
assign EEPROM to ECAT
cycle
2
65535
1280
00
1
3
IP
check vendor id
2
65535
1282
000108000000
1
3
IP
check vendor id
cycle
1
65535
1288
00000000
1
3
434e4150
100
IP
check product code
2
65535
1282
00010a000000
1
3
IP
check product code
cycle
1
65535
1288
00000000
1
3
11760800
100
IP
IB
set physical address
cycle
2
65535
16
0200
1
3
IP
IB
PI
SI
OI
clear sm 0/1 (mailbox out/in)
5
2
2048
00000000000000000000000000000000
3
BI
clear sm 0/1 (mailbox out/in)
2
65535
2048
00000000000000000000000000000000
3
IP
set sm 0 (mailbox out)
5
2
2048
001c000226000100
1
3
IP
set sm 1 (mailbox in)
5
2
2056
001e000222000100
1
3
IB
set sm 0 (bootstrap out)
5
2
2048
0012140226000100
1
3
IB
set sm 1 (bootstrap in)
5
2
2056
0015140222000100
1
3
SP
OP
set device state to PREOP
cycle
5
2
288
1200
300
5000
IP
SP
SI
OP
OI
clear sms
5
2
2064
16
3
PS
set sm 2 (outputs)
5
2
2064
0010070024000100
1
3
PS
set sm 3 (inputs)
5
2
2072
0016110000000100
1
3
PS
set fmmu 0 (outputs)
5
2
1536
12000010070000070010000201000000
1
3
PS
set fmmu 1 (inputs)
5
2
1552
12000010110000070016000101000000
1
3
IP
IB
set fmmu 2 (mailbox state)
5
2
1568
00000009010000000d08000101000000
1
3
OS
set device state to SAFEOP
cycle
5
2
288
0400
3
200
SP
SI
OP
OI
clear fmmu 0
5
2
1536
00000000000000000000000000000000
3
SP
SI
OP
OI
clear fmmu 1
5
2
1552
00000000000000000000000000000000
3
PI
BI
SI
OI
clear fmmu 2
5
2
1568
00000000000000000000000000000000
3
SP
OP
check device state for PREOP
cycle
4
2
304
000000000000
3
020000000000
0f0000000000
5000
IP
IB
assign EEPROM to PDI
cycle
5
2
1280
01
1
3
II
assign EEPROM back to ECAT
cycle
2
65535
1280
00
3
IP
set device state to PREOP
cycle
5
2
288
1200
1
300
3000
IP
check device state for PREOP
cycle
4
2
304
000000000000
1
3
020000000000
1f0000000000
3000
IP
BI
assign EEPROM back to ECAT
cycle
2
65535
1280
00
3
IB
set device state to BOOT
cycle
5
2
288
1300
1
3
3000
IB
check device state for BOOT
cycle
4
2
304
000000000000
1
3
030000000000
1f0000000000
3000
PS
set device state to SAFEOP
cycle
5
2
288
0400
1
3
10000
PS
check device state for SAFEOP
cycle
4
2
304
000000000000
1
3
040000000000
1f0000000000
10000
OS
check device state for SAFEOP
cycle
4
2
304
000000000000
3
040000000000
0f0000000000
200
SO
set device state to OP
cycle
5
2
288
0800
1
3
10000
SO
check device state for OP
cycle
4
2
304
000000000000
1
3
080000000000
1f0000000000
10000
B
1
0